Data
flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi
output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga
disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data
flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data
digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan
S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi
1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS
flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter)
dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D
flip-flop berikut.
Gambar
Rangkaian Dasar D Flip-Flop Pada gambar diatas input Set (S) dihubungkan ke
input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga
terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan
kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada
perkembanganya D flip flop ini ditambahkan dengan input atau masukan control
berupa enable/clock seperti ditunjukan pada gambar berikut. Gambar Data
Flip-FLop Dengan Enable/Clock Gambar diatas memperlihatkan Data flip-flop yang
dilengkapi denganmasukan enable/clock. Fungsi input enable/clock diatas adalah
untuk menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke
rangkaian RS flip-flop. Prinsip kerja dari rangkaian Data flip-flop dengan
clock diatas adalahsebagai berikut.
gambar diatas
memperlihatkan Data flip-flop yang dilengkapi denganmasukan enable/clock.
Fungsi input enable/clock diatas adalah untuk menahan data masukan pada jalur
Data (input D) agar tidak diteruskan ke rangkaian RS flip-flop. Prinsip kerja
dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut.
Apabila input clock berlogika 1 “High” maka input pada jalur data akan di
teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High”
maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data
diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0
“Low”. Kemudian Pada saat input Clock berlogika rendah maka data output pada
jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data
berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk
lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
- Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.
- Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
Untuk lebis jelas nya bisa kita lihat pada tabel kebenaran pada D flip flop
Menurut saya D flip adalah flip yang sederhana jika untuk membuat atau merancang sistem yang rumit biasanya d flip flop digunakan untuk meminimalisirkan kesalahan yang fatal dalam membuat suatu sistem
Komentar
Posting Komentar